

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2001-351976

(P2001-351976A)

(43)公開日 平成13年12月21日 (2001.12.21)

(51)Int.Cl.<sup>7</sup>  
H 01 L 21/768  
21/28  
21/316  
21/3205

識別記号

F I  
H 01 L 21/28  
21/316  
21/90  
21/88

テマコード(参考)  
L 4M104  
M 5F033  
V 5F058  
C  
K

審査請求 有 請求項の数30 O L (全 14 頁)

(21)出願番号 特願2001-117668(P2001-117668)  
(22)出願日 平成13年4月17日 (2001.4.17)  
(31)優先権主張番号 09/550943  
(32)優先日 平成12年4月17日 (2000.4.17)  
(33)優先権主張国 米国 (US)

(71)出願人 390009531  
インターナショナル・ビジネス・マシーンズ・コーポレーション  
INTERNATIONAL BUSINESS MACHINES CORPORATION  
アメリカ合衆国10504、ニューヨーク州  
アーモンク (番地なし)  
(74)代理人 100086243  
弁理士 坂口 博 (外2名)


最終頁に続く

(54)【発明の名称】 半導体材料上の低誘電率層を保護する方法

(57)【要約】

【課題】 誘電率の不所望な増大による半導体デバイスの不所望な低誘電率、不所望な電流漏洩の増大、および連続処理工程の際の表面スクラッチによる低いデバイス歩留まりを有する主誘電体層の誘電体特性を保護する永久的保護ハードマスクを提供する。

【解決手段】 保護ハードマスクは、最終製品を製造する際に、バイア開口および／またはラインのような相互接続構造が、低誘電率材料間に形成されるときに特に有効な1層または2層の犠牲的ハードマスクを備える。犠牲的ハードマスク層および永久的ハードマスク層は、プロセス条件が、異なる誘電率の膜を与るために変化する单一工程で同一前駆物質から形成される。最も好適には、デュアルダマシン構造は、レベル間誘電体の相互接続構造を形成する前に、バルク低誘電率のレベル間誘電体上にそれぞれ形成される3層ハードマスク40, 50, 60を有する。



## 【特許請求の範囲】

【請求項1】半導体材料上の低誘電率層を、半導体材料の処理の際に保護する方法であって、

半導体材料となる基板と、前記基板上に任意のエッチング停止層とを設ける工程と、

前記半導体材料上に、バルク低誘電率材料を付着する工程と、

前記バルク低誘電率材料上に、低誘電率材料となる第1のハードマスク層を付着する工程と、

前記第1のハードマスク層上に設けられる犠牲的な第2のハードマスク層を付着する工程と、

前記半導体材料、前記ハードマスク層、および前記バルク低誘電率材料を連続処理する工程と、

前記第2のハードマスク層を除去し、前記バルク低誘電率材料上の前記第1のハードマスク層を永久に残す工程とを含み、

前記第1のハードマスク層の材料が、前記バルク低誘電率材料を保護して、連続処理の際にその誘電率の変化を実質的に防ぐようにする、方法。

【請求項2】第1のハードマスク層を付着する工程は、約2.5～8.0の誘電率を有する低誘電率材料を付着する工程を含む、請求項1に記載の方法。

【請求項3】前記第1および第2のハードマスク層を付着する工程は、シリコンナイトライド、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトリシリケート、ホスホシリケート、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シリセスキオキサンガラス、スピノンガラス、またはフッ素化シリケートガラスを付着する工程を含む、請求項2に記載の方法。

【請求項4】第1のハードマスク層を付着する工程は、約100～200nmの厚さを有する第1のハードマスク層を付着する工程を含む、請求項1に記載の方法。

【請求項5】犠牲的な第2のハードマスク層上に犠牲的な第3のハードマスク層を付着する工程をさらに含み、前記第3のハードマスク層は、連続処理の際に除去される、請求項1に記載の方法。

【請求項6】相互接続構造を作製する前記連続処理の工程は、ハードマスク層内およびバルク低誘電率材料内に、開口を形成する工程と、この開口を金属で充填する工程とを含み、前記基板から前記第1のハードマスク層上の領域への導電接続部を作製する、請求項1に記載の方法。

【請求項7】前記相互接続構造内の過剰の金属を除去するための化学機械研磨工程をさらに含み、前記バルク低誘電率材料を、前記第1のハードマスク層によって、誘電率の不希望な増大、漏洩の不希望な増大、およびスクランチングによる歩留まりの減少から保護する、請求項

## 6に記載の方法。

【請求項8】前記第1および第2のハードマスク層を付着する工程は、1種類の前駆物質材料を用い、異なる誘電率を有する2つの膜を与えるために、付着条件を変える单一の付着工程を含む、請求項1に記載の方法。

【請求項9】前記半導体材料の連続処理工程の際、前記バルク低誘電率材料は、露出されない、請求項1に記載の方法。

【請求項10】前記バルク低誘電率材料内に、前記バルク低誘電率材料を、下部と上部とに分離する埋込みエッチング停止層を設ける工程をさらに含む、請求項1に記載の方法。

【請求項11】前記バルク低誘電率材料内に、埋込みエッチング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、請求項1に記載の方法。

【請求項12】相互接続構造を形成する方法であって、半導体基板を設ける工程と、

前記半導体基板上に、バルク誘電体材料を付着する工程と、

前記バルク誘電体材料の誘電率にはほぼ同じ誘電率を有する第1のハードマスク層を付着する工程と、

前記第1のハードマスク層上に、第2のハードマスク層を付着する工程と、

前記第2のハードマスク層上に、第3のハードマスク層を付着する工程と、

前記ハードマスク層および前記バルク誘電体材料を経る1つ以上のバイアをエッチングする工程と、

前記バイアに導電材料を付着する工程と、

過剰の前記導電材料を、前記第3および第2のハードマスク層が同時に除去される化学機械平坦化によって除去する工程と、

第1のハードマスク層を残す工程とを含む、方法。

【請求項13】前記半導体基板と前記バルク誘電体材料との間にエッチング停止層を設ける工程をさらに含み、1つ以上のバイアをエッチングする際、前記エッチング停止層をエッチング除去する工程と、前記バイアに導電材料を付着する前に、前記バイアを洗浄する工程と含む、請求項12に記載の方法。

【請求項14】前記バルク誘電体材料内に埋込みエッチング停止層を設ける工程をさらに含み、これにより、前記バルク誘電体材料を、下部と上部とに分離する、請求項12に記載の方法。

【請求項15】前記バルク低誘電率材料内に埋込みエッチング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、請求項14に記載の方法。

【請求項16】前記バルク誘電率材料内に埋込みエッチング停止層を設ける工程は、前記バルク誘電体材料を、下部と上部とに分離する工程を含み、前記上部は、前記下

部よりも厚く、1つ以上のバイアをエッティングする前記工程は、前記バルク誘電体材料の上部内の1つ以上のバイアを、前記埋込エッティング停止層までエッティングする工程と、前記埋込エッティング停止層の一部を除去する工程と、前記バルク誘電体材料の下部をエッティングする工程とを含む、請求項14に記載の方法。

【請求項17】前記バイアに導電材料を付着する前記工程の前に、前記バイアに拡散バリア材料を付着する工程をさらに含む、請求項12に記載の方法。

【請求項18】前記第1、第2、および第3のハードマスク層を付着する前記工程は、前記ハードマスク層の誘電率を変えるために、付着条件を変えながら、1種類の前駆物質を用いるような单一の付着工程で行う、請求項12に記載の方法。

【請求項19】前記ハードマスク層を経て、前記バルク誘電体材料まで、1つ以上のラインをエッティングする工程をさらに含む、請求項12に記載の方法。

【請求項20】バルク誘電体材料が、誘電率の不所望な変化から保護される中間半導体デバイスであって、基板と、

前記基板上に設けられたバルク誘電体材料と、前記バルク誘電体材料上に設けられ、前記バルク誘電体とほぼ同じ誘電率を有する第1のハードマスク層と、前記中間半導体デバイス内に相互接続構造を形成する際に除去されるようにした第2のハードマスク層とを備えた、中間半導体デバイス。

【請求項21】前記第2のハードマスク層上に設けられた第3のハードマスク層をさらに備え、前記第3のハードマスク層が、前記中間半導体デバイス内に相互接続構造を形成する際に除去されるようにした、請求項20に記載の中間半導体デバイス。

【請求項22】前記基板と前記バルク誘電体材料との間に設けられたエッティング停止層をさらに備えた、請求項20に記載の中間半導体デバイス。

【請求項23】前記バルク誘電体材料を上部と下部とに分離する埋込エッティング停止層をさらに備え、前記埋込エッティング停止層が、前記バルク誘電体材料の連続エッティングの際に、均一な深さを与えるようにした、請求項20に記載の中間半導体デバイス。

【請求項24】相互接続構造を有する半導体基板であって、基板と、

前記基板上に設けられたバルク誘電体材料と、前記バルク誘電体材料を、連続処理の際の前記バルク誘電体材料の誘電率の不所望な変化から保護するために、前記バルク誘電体材料とほぼ同じ誘電率を有する材料よりなる第1のハードマスク層と、

前記第1のハードマスク層上の領域から、前記第1のハードマスク層および前記バルク低誘電体材料内に形成された開口を経て、前記基板内のコンタクトデバイスまで

延びる相互接続構造とを備えた、半導体基板。

【請求項25】前記ハードマスク層は、約2.5～約8.0の誘電率を有する、請求項24に記載の半導体基板。

【請求項26】前記ハードマスク層は、シリコンナイトライド、アモルファス水素化シリコンカーバイド、シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトシリケート、ホスホシリケートガラス、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シリセスキオキサンガラス、スピノンガラス、またはフッ素化シリケートガラスを含む、請求項24に記載の半導体基板。

【請求項27】前記ハードマスク層は、約10～200nmの厚さを有する、請求項24に記載の半導体基板。

【請求項28】第2のハードマスク層が、前記第1のハードマスク層上に付着され、前記第2のハードマスク層が、相互接続構造の形成の際に除去され、前記デバイス内に前記第1のハードマスク層を永久に残す、請求項24に記載の半導体基板。

【請求項29】第2および第3のハードマスク層が、前記第1のハードマスク層上に付着され、前記第2および第3のハードマスク層は、前記相互接続構造の形成の際に除去され、前記デバイス内に前記第1のハードマスク層を永久に残す、請求項28に記載の半導体基板。

【請求項30】前記相互接続構造は、前記基板から前記第1のハードマスク層上の領域まで導電接続部を作製するため、前記ハードマスク層内および前記バルク低誘電率材料内に、金属で充填された開口を有する、請求項28に記載の半導体基板。

#### 【発明の詳細な説明】

##### 【0001】

【発明の属する技術分野】本発明は、全体的に減少した誘電率を有する半導体デバイスと、デバイスのレベル間誘電体材料を保護する一連のハードマスク層を用いてデバイスを作製する方法とに関する。

##### 【0002】

【従来の技術】半導体デバイスがフィーチャ・サイズを減少するにつれて、ライン間のキャパシタンスが、問題となる。半導体デバイスの金属ラインが、互いに益々近接してバターニングされると、ライン間の容量性結合を減少させるために、層間誘電体（interlayer dielectric；ILD）材料の誘電率kを減少させる必要がある。従って、できるだけ低い誘電率を有するILDを用いるのが好ましい。しかし、半導体デバイス内の相互接続の形成の際には、望ましい低誘電率ILDでさえも、誘電率を不所望に増大し、従って、デバイスの全有効誘電率を全体として増大させる処理条件にさらされる。化学機械平坦化（CMP）によって相互接続を形成するために

用いられる過剰の金属を除去する際には、CMPスラリーが、低誘電率ILDを汚染または劣化する。ハードマスクおよびキャップの付着の際には、その付着プロセスが、低誘電率ILDを劣化させる。

【0003】ダマシン・プロセスは、複数のメタライゼーション層を接続するための相互接続構造を形成する方法を提供する1つの手法である。典型的なシングルダマシン・プロセスは、Beyerに発行された米国特許第4,944,836号明細書に記載され、その内容は、本明細書の内容に含まれる。導電ラインおよびスタッド・バイア金属コンタクトが同時に形成される、デュアルダマシン・プロセスは、Chowに発行された米国特許第4,789,648号明細書に記載され、その内容は、本明細書の内容に含まれる。

【0004】ダマシン・プロセスの際、ILD上に低誘電率有機シリケート(OSG)ハードマスクを付着する従来の方法は、シラン(SiH<sub>x</sub>)、メチルシラン(CH<sub>3</sub>SiH<sub>x</sub>)、トリメチルシラン((CH<sub>3</sub>)<sub>3</sub>SiH)、またはテトラメチルシラン((CH<sub>3</sub>)<sub>4</sub>Si)のような反応性前駆物質または前駆物質の混合物と、N<sub>2</sub>O、O<sub>2</sub>、CO、CO<sub>2</sub>、またはH<sub>2</sub>Oのような酸化剤とを用いる。しかし、これらの種から低誘電率ハードマスクを作製するのに必要とされるプラズマの反応性酸素含有量は、バルク低誘電率ILD30を損傷するのに、ハードマスクとILDとの間の接着を損傷または劣化するのに、あるいは、ナノガラス(Nanoglass(登録商標); Allied Signal, Santa Clara, CA)のようなナノ多孔質(nanoporous)材料の孔内に存在するクラッディング/バッシベーション層を変えるのに十分である。

#### 【0005】

【発明が解決しようとする課題】従来技術の問題点および欠点を考慮すると、本発明の目的は、半導体処理の際に低誘電率ILDを保護し、形成されたデバイスの全有効低誘電率を保持することにある。

【0006】本発明の他の目的は、低誘電率ILDが不所望な誘電率の増大を受けない半導体デバイス内に、相互接続構造を形成する方法を提供することにある。

【0007】本発明のさらに他の目的は、全有効低誘電率を有する半導体デバイスを提供することにある。

【0008】本発明のまたさらに他の目的および利点は、以下の詳細な説明により部分的に明らかになるであろう。

#### 【0009】

【課題を解決するための手段】上記のおよび他の目的および利点は、当業者は、本発明で実現されることが明らかであろう。本発明の第1の態様は、半導体材料上の低誘電率層を半導体材料の処理の際に保護する方法であって、この方法は、半導体材料よりなる基板と、任意には、基板上にエッティング停止層とを設ける工程と、半導

体材料上にバルク低誘電率材料を付着する工程と、バルク低誘電率材料上に低誘電率材料よりなる第1のハードマスク層を付着する工程と、第1のハードマスク層上に設けられる犠牲的な第2のハードマスク層を付着する工程と、半導体材料、ハードマスク層、およびバルク誘電率材料を連続処理する工程と、第2のハードマスク層を除去し、バルク誘電体材料上の第1のハードマスク層を永久に残す工程とを含み、第1のハードマスク材料が、バルク低誘電率材料を保護して、連続処理の際にその誘電率の変化をほぼ防ぐようする。

【0010】好適には、第1のハードマスク層を付着する工程は、約2.5~8.0、好適には2.5~4.5の誘電率を有する低誘電率材料を付着する工程を含む。好適には、第1および第2のハードマスク層を付着する工程は、シリコンナイトライド、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトリシリケート、ホスホシリケートガラス、有機シリコサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シリセスキオキサンガラス、スピノンガラス、またはフッ素化シリケートガラスを付着する工程を含む。

【0011】この態様の方法は、犠牲的な第2のハードマスク層上に犠牲的な第3のハードマスク層を付着する工程をさらに含み、第3のハードマスク層は、連続処理の際に除去される。好適には、相互接続構造を作製する連続処理工程は、ハードマスク層内およびバルク誘電率材料内に開口を形成する工程と、このような開口を、基板から第1のハードマスク層上の領域への導電接続部を作製するために、金属で充填する工程とを含む。化学機械研磨は、相互接続構造内の過剰の金属を除去するために用いられ、バルク低誘電率材料は、第1のハードマスク層によって、不所望な誘電率の増大、不所望な漏洩の増大、およびスクラッチングによる歩留まりの減少から保護される。

【0012】第1および第2のハードマスク層を付着する工程は、1種類の前駆物質材料を用い、異なる誘電率を有する2つの膜を与えるために付着条件を変える单一の付着工程とを含む。好適には、この態様は、バルク低誘電率材料を、下部と上部とに分離する埋込みエッティング停止層をさらに含む。また、埋込みエッティング停止層は、異なる2種類の材料よりなるバルク低誘電率材料を分離することができる。

【0013】第2の態様では、本発明は、相互接続構造を形成する方法を開示する。この方法は、半導体基板を設ける工程と、半導体基板上にバルク誘電体材料を付着する工程と、バルク誘電体材料の誘電率とほぼ同じ誘電率を有する第1のハードマスク層を付着する工程と、第1のハードマスク層上に第2のハードマスク層を付着す

る工程と、第2のハードマスク層上に第3のハードマスク層を付着する工程と、ハードマスク層およびバルク誘電体材料を経る1つ以上のバイアおよび／またはラインをエッティングする工程と、バイアに導電材料を付着する工程と、第3および第2のハードマスク層が同時に除去される化学機械平坦化によって過剰の導電材料を除去する工程と、第1のハードマスク層を残す工程とを含む。

【0014】第3の態様では、本発明は、バルク誘電体材料が、誘電率の不所望な変化から保護される中間半導体デバイスを開示する。この中間半導体デバイスは、基板と、基板上に設けられたバルク誘電体材料と、バルク誘電体材料上に設けられ、バルク誘電体とほぼ同じ誘電率を有する第1のハードマスク層と、第1のハードマスク層上に設けられた第2のハードマスク層とを備え、第2のハードマスク層は、中間半導体デバイス内に相互接続構造を形成する際に除去されるようにしている。

【0015】中間半導体デバイスは、第2のハードマスク層上に設けられた第3のハードマスク層をさらに備え、第3のハードマスク層は、中間半導体デバイス内に相互接続構造を形成する際に除去されるようにしている。任意には、中間半導体デバイスは、基板とバルク誘電体材料との間に設けられたエッティング停止層、および／または、バルク誘電体材料を上部と下部とに分離する埋込みエッティング停止層をさらに備え、埋込みエッティング停止層は、バルク誘電体材料の連続エッティングの際に、均一な深さを与えるようにしている。

【0016】第4の態様では、本発明は、相互接続構造を有する半導体基板を開示する。この半導体基板は、基板と、基板上に付着されたバルク誘電体材料と、連続処理の際、バルク誘電体材料を、バルク誘電体材料の誘電率の不所望な変化から保護するために、バルク誘電体材料とほぼ同じ誘電率を有する材料となるハーハードマスク層と、ハードマスク層上の領域から、ハードマスク層およびバルク低誘電率材料内に形成された開口を経て、基板内のコンタクト・デバイスまで延びる相互接続構造と備える。

#### 【0017】

【発明の実施の形態】本発明の好適な実施例を説明する際、図面の図1～図20を参照する。同じ参照番号は、本発明の同じフィーチャを示す。本発明のフィーチャは、必ずしも図面にスケール通りに示されていない。

【0018】本発明は、半導体デバイス内に望ましい低誘電率を有する主誘電体層の誘電体特性を、連続処理工程の際の誘電率の不所望な増大から保護する永久的な保護ハードマスクを提供する。保護ハードマスクは、バイア開口のような相互接続構造が、最終製品を製造する際に低誘電率材料内に形成される場合に特に有用である。当業者は、本明細書の中で開示される前駆物質の流量と電源とを用いて、本発明によって相互接続構造を形成する適切なプロセス条件を与えることができる。

【0019】3層ハードマスクを有するデュアルダミン構造を備えた本発明の第1の実施例を、図1～図10に示す。シリコン半導体基板10は、例えば、好適には、Santa Clara, CaliforniaのApplied Materialsによって登録商標BL0Kの下で販売されているアモルファス水素化シリコンカーバイドよりなるエッティング停止層20をその上に付着させる。エッティング停止層20の厚さは、好適には、約10～100nmであり、50nmの厚さがより好適である。エッティング停止層は、理想的には、エッティング停止層であるのみならず、銅のような連続相互接続材料に対する拡散バリアとしての組合せ特性を有している。

【0020】エッティング停止層20は、シリコンナイトライド、シリコンカーバイドナイトライド、有機シリケートガラス(OSG)、シリコンリッチオキサイド(SiRO)、二酸化シリコン、有機シロキサンポリマー、炭素または水素ドープのシリケートガラスまたはシルセスキオキサンガラス、スピノンオンガラス、フッ素化または非フッ化シリケートガラス、またはエッチ停止材料である従来知られた材料を含むことができる。基板10およびエッティング停止層20上には、約100～2000nmの好適な厚さのバルク低誘電率レベル間誘電体材料(バルク低誘電率ILD30)を付着している。バルク低誘電率ILD30は、好適にはMidland, MichiganのDow Chemicalにより登録商標SiLKの下で販売され、約700nmの好適な厚さを有する有機スピノンポリマーである。さらに、バルク低誘電率ILD30は、以下のものを含むことができる。すなわち、二酸化シリコン、ポリイミド、有機シロキサンポリマー、ポリアリルエーテル、炭素または水素ドープのシリケートガラスまたはシルセスキオキサンガラス、スピノンオンガラス、フッ素化または非フッ素化シリケートガラス、ダイアモンドライカーボン、ナノポーラスシリケートまたは有機シリケートガラスまたはシルセスキオキサンポリマー、または誘電体材料である従来知られた同様の低誘電率材料である。

【0021】その後、低誘電率材料を有する第1のハードマスク層40が、バルク低誘電率ILD30上に付着される。この第1のハードマスク層は、約10～200nmの厚さであるが、バルク低誘電率ILD30の厚さよりも薄い厚さで付着することができる。好適な第1のハードマスク層は、約50nmの厚さの登録商標BL0Kの下で販売されているアモルファスシリコンカーバイドである。第1のハードマスク層に対する第2の好適な材料(BL0Kよりも低い誘電率を有する)は、約50nmの厚さを有する化学組成物SiCOHに基づく有機シリケートガラス(OSG)である。この応用に対するSiCOH膜は、広い付着条件で付着することができ、テトラメチルシクロテトラシロキサン(Si<sub>4</sub>C<sub>4</sub>O<sub>4</sub>H<sub>16</sub>) (TMCTS) およびオクタメチルシクロテトラ

シロキサン ( $\text{Si}, \text{C}, \text{O}, \text{H}_2$ ) (OMCTS) のような種々の前駆物質と合成することができる。前駆物質の選択にあたって重要な要因は、分子が膜の全ての元素を含み、また、分子がプラズマ化学蒸着装置 (PECVD) 内での処理のために気体中に蒸発できることである。好適な前駆物質は、TMCTSである。というのは、TMCTSは、上記要求を満たし、低RF電源で容易に分解され、従って、PECVDプロセスの際、酸素ラジカルまたはイオンの形成を最小にするからである。PECVD付着は、2つのツール構成、すなわち、RF電力が供給された電極上のウェハ、およびグランドされた電極上のウェハ実証されている。これら両構成は、同様の膜特性を有する  $\text{SiCOH}$  を作製することができる。これら2つの組のツール構成から、許容できるプロセス条件が設定されている。前駆物質の形態は、 $\text{Si}-\text{C}-\text{O}-\text{H}$  を含む気体分子とすることができますが、好適には、TMCTSである。前駆物質は、30~750 sccmで流れるが、好適には、100~500 sccmである。付着圧力は、約13.3~666.6 Pa (100~5000 mTorr) であり、好適には、約66.6~399.9 Pa (500~3000 mTorr) である。付着温度は、約25~450°Cであり、好適には、約100~400°Cである。供給されるRF電源は、約5~400 Wである。

[0022] 次に、好適には、約35 nmの厚さのPECVD二酸化シリコンを含む、約10~200 nmの厚さの第2のハードマスク層50が、付着される。次に、好適には、約150 nmの厚さのPECVDシリコンナイトライドを含む、約10~200 nmの厚さを有する第3のハードマスク層60が、付着される。さらに、ハードマスク層40, 50, 60は、PECVDシリコンナイトライド、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、OSG、二酸化シリコン、有機シロキサンポリマー、炭素または水素ドープのシリケートガラスまたはシリセスキオキサンガラス、スピンドンガラス (SOG)，フッ素化または非フッ素化シリケートガラスを含むことができる。

[0023] 約10~200 nm、好適には、約90 nmの任意の反射防止被覆層 (ARC) 70を、ハードマスク層上に付着することができる。次に、約200~1000 nm、好適には約500 nmの厚さのフォトレジスト層80が、付着され、バターニングされ、転写される層のラインレベル・パターンでエッチングされる。次に、フォトレジスト層80からのイメージが、反射防止被覆層70上に転写され、その後、通常のプラズマエッチング・プロセスを用いて、第3のハードマスク60に転写される。次に、図2に示すように、フォトレジスト層80および反射防止被覆層70が除去され、バターニングされた第3のハードマスク層60を残す。好適に

は、第3のハードマスク層は、0~500 sccm (standard cubic centimeters per minute) のAr, 0~500 sccmのCO, 1~20 sccm C, F<sub>2</sub>, 0~20 sccmのO<sub>2</sub> の混合物を、0~2000 Wの高周波電源および0~2000 Wの低周波電源で、約1.3~133.3 Pa (約10~1000 mTorr) の圧力で用いて、Fremont, CaliforniaのLam research Corpからmodel 4520XLで販売されているプラズマ・エッチャでエッチングされる。フォトレジストは、1~1000 sccmの流量のO<sub>2</sub>を、0~2000 Wの高周波および低周波で、約1.3~133.3 Pa (約10~1000 mTorr) 圧力で用いて、除去される。第3のハードマスク層のプラズマ・エッチングの条件は、第2のハードマスク層50がエッチングされないように選択され、同様に、第2のハードマスクが、パターン90形成後に用いられるフォトレジスト除去プロセスによって悪影響を受けないように選ばれる。第2のハードマスク層50は、上述したプロセス (すなわち、ハードマスク・イメージ転送およびフォトレジスト除去プロセスであり、これらは、第1のハードマスク層を損傷し、その誘電率を不所望に増大する) の1つに対して、低誘電率の第1のハードマスク層40を、露出から保護する。

[0024] 図3に示すように、第3のハードマスク層60内にライン層のイメージ90を形成した後、バイアレベル・フォトリソグラフィを完了する。このバイアレベル・フォトリソグラフィは、約10~200 nm、好適には約90 nmの厚さを有する反射防止被覆層100と、約200~1000 nm、好適には約500 nmの厚さを有するフォトレジスト層110とを付着する工程を含む。イメージ120が、フォトレジスト層100に形成されるが、イメージ90に完全にアラインさせる必要はない。図4は、通常のプラズマエッチング・プロセスを用いて、フォトレジスト層110内のイメージを、反射防止被覆層100、第3、第2、第1のハードマスク層60, 50, 40を経て、バルク低誘電率ILD30に転写する状態を示している。好適には、プラズマ・エッチングは、Santa Clara, CaliforniaのApplied Materials Corp.から販売されているプラズマ・エッチャ・モデルIPSで行われる。0~500 sccmのAr, 0~20 sccmのC, F<sub>2</sub>, 0~100 sccmのC<sub>2</sub>F<sub>6</sub>, 0~100 sccmのCHF<sub>3</sub>, 0~100 sccmのCF<sub>4</sub>, 0~100 sccmのO<sub>2</sub>, 0~100 sccmのN<sub>2</sub>, 0~100 sccmのCO, 0~100 sccmのCO<sub>2</sub>を、0~1000ワットに設定された内部電源および400~2500ワットに設定された外部電源で、0~1400ワットにバイアスされて、約0.1~13.3 Pa (約1~100 mTorr) の圧力で用いて、反射防止被覆層100をエッチングする。ハードマスク層40, 50, 60およびバルク低誘電率材料30は、以下の条件下で、エッチングされる。

すなわち、0～500 sccmのAr, 0～20 sccmのC, F, 0～100 sccmのC<sub>2</sub>, F, 0～100 sccmのCHF, 0～100 sccmのCF, 0～100 sccmのO<sub>2</sub>, 0～100 sccmのN<sub>2</sub>, 0～100 sccmのCO, 0～100 sccmのCO<sub>2</sub>を、0～100ワットに設定された内部電源および400～2500ワットに設定された外部電源で、0～1400ワットにバイアスされて、約0.1～13.3 Pa (約1～100 mTorr) の圧力で用いる。

【0025】イメージ120がイメージ90にアラインされていない場合には、イメージ120がすべての3つのハードマスク層60, 50, 40を経て転写されるように、条件は選ばれることに留意すべきである。このことは、イメージ転写の正確な適合度を保証し、非常に小さいサイズのイメージが転写されるのを阻止する。

【0026】図5は、フォトレジスト層110のイメージ120を、バルク低誘電率ILD30に転写して、バイア125を形成する様子を示す。同時に、フォトレジスト層110および反射防止被覆層100は、バイア形成の際にエッチングされる。バイア形成は、Applied Materials Corp.により販売されているプラズマ・エッチャで、以下の条件下で行うことができる。すなわち、0～500 sccmのAr, 0～100 sccmのO<sub>2</sub>, 0～100 sccmのN<sub>2</sub>, 0～100 sccmのCO, 0～100 sccmのCO<sub>2</sub>, 0～50 sccmのC<sub>2</sub>H<sub>4</sub>, 0～50 sccmのC<sub>2</sub>H<sub>2</sub>を、0～1000ワットに設定された内部電源および400～2500ワットに設定された外部電源で、0～1400ワットにバイアスされて、約0.1～13.3 Pa (約1～100 mTorr) の圧力で用いる。このような条件は、バターン転写の際に、ハードマスク層60, 50, 40が除去されないように選ばれる。レベル間誘電体層30内へのバイア125の形成は、エッチング停止層20までは進行せず、所定の望ましい距離で停止することに留意すべきである。

【0027】図6において、通常のプラズマ・エッチング・プロセスを用いて、第1および第2のハードマスク層40, 50を経て、ラインレベル・イメージ90が転写される。このようなプラズマ・エッチングは、Applied Materials Corp.のモデルIPSプラズマ・エッチャで、以下の条件下で行うことができる。すなわち、0～500 sccmのAr, 0～20 sccmのC, F, 0～100 sccmのC<sub>2</sub>, F, 0～100 sccmのCHF, 0～100 sccmのCF, 0～100 sccmのO<sub>2</sub>, 0～100 sccmのN<sub>2</sub>, 0～100 sccmのCO, 0～100 sccmのCO<sub>2</sub>, 0～100 sccmのCH<sub>2</sub>Fを、0～1000ワットに設定された内部電源で用いる。このような条件は、ラインレベル・イメージ領域およびバルク低誘電率ILD30の

外側の第3のハードマスク層60のエッチングを最小にするように選ばれる。

【0028】次に、図7に示すように、ラインレベル・イメージ90が、バルク低誘電率ILD30に転写される。同時に、バイア125が、エッチング停止層20に達するまで、バルク低誘電率ILD30内に深く転写される。バルク低誘電率ILD30のエッチングは、第3のハードマスク層60およびエッチング停止層20のエッチングを最小にする条件下で行われる。例えば、Applied Materials Corp.より販売されているモデルIPSプラズマ・エッチャを用いる場合には、次の条件がほしい。すなわち、0～500 sccmのAr, 0～100 sccmのO<sub>2</sub>, 0～100 sccmのN<sub>2</sub>, 0～100 sccmのCO, 0～100 sccmのCO<sub>2</sub>, 0～50 sccmのC<sub>2</sub>H<sub>4</sub>, 0～50 sccmのC<sub>2</sub>H<sub>2</sub>を、0～1000ワットに設定された内部電源および400～2500ワットに設定された外部電源で、0～1400ワットにバイアスされて、約0.1～13.3 Pa (約1～100 mTorr) の圧力で用いる。

【0029】その後、図8に示すように、バイア125をエッチング停止層20を経て転写し、基板10上の下側構造に接触させる。これは、通常のプラズマ・エッチングを用いて、以下の条件下で行われる。すなわち、0～500 sccmのAr, 0～20 sccmのC, F, 0～100 sccmのC<sub>2</sub>, F, 0～100 sccmのCHF, 0～100 sccmのCF, 0～100 sccmのO<sub>2</sub>, 0～100 sccmのN<sub>2</sub>, 0～100 sccmのCO, 0～100 sccmのCO<sub>2</sub>, 0～100 sccmのCH<sub>2</sub>Fを、0～1000ワットに設定された内部電源および400～2500ワットに設定された外部電源で、0～1400ワットにバイアスされて、約0.1～13.3 Pa (約1～100 mTorr) の圧力で用いる。このような条件は、第3のハードマスク層60およびバルク低誘電率ILD30のエッチングが最小になるように選ばれる。このエッチング停止に続いて、ドライ(プラズマ)洗浄プロセス、ウェット洗浄プロセス、またはこれらの組合せとすることのできる洗浄プロセスを実行する。ドライ洗浄プロセスは、Applied Materials Corp.から販売されているモデルMxPプラズマ・エッチャにより、以下の条件下で行うことができる。すなわち、0～500 sccmのAr, 0～1000 sccmのH<sub>2</sub>, 0～1000 sccmのNH<sub>3</sub>, 0～1000 sccmのN<sub>2</sub>, 0～1000 sccmのN<sub>2</sub>H<sub>2</sub>, 0～1000 sccmのO<sub>2</sub>, 0～1000 sccmのCO<sub>2</sub>を、0～1000ワットのRF電力で、0～140ガウスの磁界内で、約1.3～133.3 Pa (約10～1000 mTorr) の圧力で用いる。ウェット洗浄は、Fremont, California のEKC Technologiesにより販売されている溶剤EKC525Cuを用いて、技術上既知の

方法で行うことができる。

【0030】図9は、前にエッティングされた開口に、金属130を付着することによる、構造のメタライゼーションを示す。メタライゼーションの前に、バイア125およびライン90内に、ライナ135の材料を付着することができる。ライナは、高融点金属(Ta, Ti, W)、高融点金属窒化物(TaN, TiN, WN)、高融点金属合金(TaSiN)、またはこれら材料の組合せで、構成することができる。導電層は、銅、アルミニウム、タンクステン、または銀により構成することができる。本発明の好適な一実施例では、導電金属は銅であり、関連するライナは、窒化タンタル(TaN)の薄層、タルタル(Ta)の薄層、銅シード層から構成される。ライナ135を形成する方法は、技術上知られている。第2の好適なライナ材料は、CVDプロセスで付着された窒化チタン(TiN)の薄層、タルタル(Ta)の薄層、銅シード層から構成される。次に、過剰な金属130およびライナ135は、化学機械平坦化方法(CMP)によって、図10に示すように、除去される。CMPプロセスは、第3のハードマスク層60および第2のハードマスク層50を除去するが、低誘電率の第1のハードマスク層40を除去しない。第1のハードマスク層40は、もとの場所に残って、信頼性のある半導体デバイスを保証することが重要である。というのは、CMPプロセスは、バルク低誘電率ILD30を損傷し、その寿命を低下させるからである。好適なCMPプロセスは、Landersに発行された米国特許第5,676,587号明細書(この内容は、本明細書の内容に含まれる)に開示された2ステップ・プロセスである。このプロセスでは、金属130は、ライナ135に対して選択的な第1のCMPプロセスで除去される。第2のCMPプロセスを用いて、ライナ135を除去する。本発明の好適な実施例は、第2のCMPプロセスを含む。この第2のCMPプロセスは、ライナ135と、第3のハードマスク層60および第2のハードマスク層40を除去するが、第1のハードマスク層40は除去しない。

【0031】CMPプロセスに続いて、導体130およびハードマスク層40が、キャップ材料150で完全に覆われるよう、構造をキャップすることが望ましい。キャップ材料150は、その上に作製される他の相互接続層に対して、エッティング停止層として働くことができる。さらに、キャップ材料の層は、金属130に対する拡散バリアとしても働き、相互接続構造内への金属の移動を阻止する。好適なキャップ材料は、窒化シリコンであり、厚さは約10~200nm、好適には約35nmである。バルク低誘電率ILD30上の低誘電率・ハードマスク層40は、キャップ層150の付着の際に、バルク低誘電率ILD30を保護する働きをする。第2の好適なキャップ材料は、BLOK(登録商標)であり、厚さは約10~100nm、好適には約50nmであ

る。BLOKの利点は、窒化シリコンよりも誘電率が低いことである。

【0032】3層ハードマスクを有し、さらに埋込みエッティング停止層を有するデュアル・ダマシン構造を備える本発明の第2の好適な実施例を、図11および図12に示す。図11において、バルク低誘電率ILDが、2つの部分、すなわち約100~2000nmの厚さを有する下側ILD32と、約100~2000nmの厚さを有する上側ILD36とに分離されていることを除いて、図1の構造に類似の構造を示す。2つのILD層32, 36は、約10~200nmの厚さを有する埋込みエッティング停止層34によって分離されている。バルク低誘電率ILDの上側部分および下側部分は、同じ材料である必要はない。上側部分および下側部分は、異なる材料とすることができる、いくつかの場合には、例えば、下側ILDとして、強固であるが高誘電率の材料を用いることによって、機械的強度に対して、バイアレベルでの誘電率の低下をトレードオフするために、2種類の異なる材料を用いるのが有利である。

【0033】埋込みエッティング停止層34は、第1および第2のハードマスク層40, 50の組合せ厚さに比べて、比較的薄く、図6に関して説明した第1および第2のハードマスク層をエッティングするのに用いられる同じ化学物質でエッティングされるように選ばれる。好適には、埋込みエッティング停止層34は、厚さが約15nmのDECVD窒化シリコンであるが、エッティング停止層20について上述した同じ材料とすることができます。他の好適な埋込みエッティング停止層は、TMCTSで付着され、厚さが約15nmであるOSG SiCOHである。埋込みエッティング停止層34は、バルク低誘電率ILDの均一エッティングのための手段を与える。

【0034】図12において、構造は、バイア125が埋込みエッティング停止層34で停止するまで、第1の実施例に関連して説明したと同じように、エッティングされる。エッティングは、埋込みエッティング停止層34を通過して、エッティング停止層20まで続く。ILD32の厚さは、ILD36の厚さより大きいので、バイア・エッティングは、バイア125が、下側ILD32を完全に通過してエッティング停止層20に達するまで転写されるよう、十分なオーバエッティング(ライン層ILD36上)を含まなければならず、他方、ラインレベル90は、埋込みエッティング停止層34までエッティングされ、それ以上はエッティングされない。前述したエッティング停止層20に対するエッティング条件は、図12に示される構造を形成するために、埋込みエッティング停止層34をエッティングするのにも、用いることができる。

【0035】2層ハードマスクを有するデュアルダマシン構造を備える本発明の第3の実施例を、図13に示す。図13の構造は、第1の低誘電率ハードマスク層40が除かれている点を除いては、図1の構造に類似して

いる。作製は、次の点を除いて、図1～図10に関連して説明した作製方法と同様に行われる。すなわち、CMPプロセスの条件は、ハードマスク層50を構造内に永久に残しながら、ハードマスク層60が除去されるように選ばれる。この構造は、従来技術で知られている構造に対して多くの利点を有しており、重ね合わせに対する許容誤差、リソグラフィ再加工能力、高性能、低コスト、物理的構造の実行可能性を与えながら、有機バルク低誘電率ILD30の使用を可能にする。この実施例では、好適な2層ハードマスクは、厚さが約35nmのPECVD窒化シリコン（ハードマスク層50）と、厚さが約150nmのPECVD窒化シリコン層（ハードマスク層60）とを有している。

【0036】図1、図13に示される構造に類似し、埋込みエッチング停止層をさらに含む2層ハードマスクを有するデュアルダマシン構造を備える第4の実施例を、図14に示す。図13のように、低誘電率ハードマスク層40は、除かれている。しかし、図11に類似するように、バルク低誘電率ILDは、2つの部分、すなわち埋込みエッチング停止層34によって分離された下側ILD32と上側ILD36とから構成される。最終構造内にハードマスク層50を永久に残しながら、ハードマスク層60を除去する点を除いて、バターニングは、前述したと同様に行われる。

【0037】3層ハードマスクを有する单一ダマシン構造を備える第5の実施例において、図15は、バルク低誘電率ILD30が所望のラインレベルの厚さを有し、エッチング停止層20が任意である点を除いて、図1のデュアルダマシン構造に類似の構造を示している。フォトトレジスト層80がバターニングされ、エッチングされ、そのパターンは、第3のハードマスク層60および反射防止被覆層70にエッチングされる。第3のハードマスク層60および反射防止被覆層70の不所望な部分を除去するためのプラズマ・エッチングの条件は、第2のハードマスク層50が悪影響を受けないように選ばれる。第2のハードマスク層50の材料は、第3のハードマスク層60をバターニングした後に行われるフォトトレジスト除去プロセスによって悪影響を受けないように選ばれる。第2のハードマスク層50は、低誘電率材料よりなる第1のハードマスク層40を、イメージ90を形成するハードマスク・イメージ転写のようなプロセスにさらされることから保護し、およびフォトトレジスタ除去プロセスから保護することに留意すべきである。というのは、これら両プロセスは、第1のハードマスク層40に損傷を与える、誘電率を不所望に増大するからである。

【0038】エッチング・プロセスは、図16に示すように続けられ、パターン・イメージが第2のハードマスク層50および第1のハードマスク層40に転写される。パターンは、さらに、図7の工程のように、バルク低誘電率ILD30にエッチングされる。図8に示され

るよう、任意のエッチング停止層20が用いられるならば、エッチング停止層は、エッチング除去されるが、洗浄工程を必要とする。図9に示すように、メタライゼーションが行われ、続いてCMPが行われて、過剰な金属を除去する。

【0039】2層ハードディスクを有する单一ダマシン構造を備える図17に示す第6の実施例では、低誘電率ハードマスク層40内の構造が除かれており、エッチング停止層20を有してもよく、あるいは有さなくてもよい。好適には、有機スピノン・ポリマSiLK（登録商標）よりなるバルク低誘電率ILD30は、基板10およびエッチング停止層（もし、存在するならば）上に付着される。バルク低誘電率ILD30上で、好適には厚さが約35nmのPECVD窒化シリコンを含む第1のハードマスク層50と、好適には厚さが約150nmのPECVD二酸化シリコンを含む第2のハードマスク層60と、反射防止被覆層70と、フォトトレジスト層80とを除去する。次に、前述したように、構造をバターニングして、エッチングし、メタライゼーションで充てんし、平坦化する。

【0040】図18に示す2層ハードマスクを有する单一ダマシン構造を備える第7の実施例において、第3のハードマスク層60を除いて、性能上いくつかの改善を行った。図18の構造は、エッチング停止層20を有するかあるいは有さない基板10と、好適には有機スピノン・ポリマSiLK（登録商標）を含むバルク低誘電率ILD30と、約50nm厚さのアモルファス水素化シリコンカーバイドまたは約50nmの厚さのTMCSTSで付着されたSiCOHのようなOSGを含む第1のハードマスク層40と、約70nmの厚さを有するPECVD窒化シリコンを含む第2のハードマスク層50とを備えている。構造は、前述した本発明に従って、再び、バターニングし、エッチングして、メタライゼーションで充てんし、平坦化する。図19に示すように、フォトトレジスト層80内のパターン200は、初めに、通常のプラズマ・エッチング・プロセスで、反射防止被覆層70上に転写される。次に、第2のハードマスク層50および低誘電率ハードマスク層40が、次のようなプロセスでエッチングされる。すなわち、両方の膜をエッチング除去して、ハードマスク材料に傾斜を形成し、フォトトレジスト・パターン・サイズが、第2の微小イメージ210としてハードマスク層に転写されるようになる。第2のイメージ210が、第1のイメージより大きいか、あるいは等しいときにも、この方法および構造は依然として有効であるが、第2のイメージ200をより小さくすることに対して利点がある。より小さなフィーチャは、互いに短絡して、デバイス障害を生じさせそうにはないが、フィーチャ間の分離を大きくすることは、フィーチャ間の容量性結合を減少させる。反射防止被覆層70は、Applied Materials Corp.から販売されてい

るプラズマ・エッチャ・モデルIPS以下の条件で行われる。すなわち、0~50 sccmのAr, 0~20 sccmのC<sub>4</sub>F<sub>8</sub>, 0~100 sccmのC<sub>2</sub>F<sub>6</sub>, 0~100 sccmのCHF<sub>3</sub>, 0~100 sccmのCF<sub>3</sub>, 0~100 sccmのO<sub>2</sub>, 0~100 sccmのN<sub>2</sub>, 0~100 sccmのCO, 0~100 sccmのCO<sub>2</sub>を、0~1000ワットに設定された内部電源および400~2500ワットに設定された外部電源で、0~1400ワットにバイアスされ、約0.1~1.3.3 Pa(約1~100 mTorr)の圧力で用いる。ハードマスク層は、また、同じ条件下で、エッチングすることができる。

【0041】より小さい第2のイメージ210は、ハードマスク層40, 50から、バルク低誘電率レベル間誘電体30に転写される。フォトレジスト層80および反射防止被覆層70は、バルク低誘電率ILD30のエッチングの際に、あるいは別個のプロセス工程として、除去することができる。エッチング停止層20が存在するならば、エッチング停止層は、エッチング除去され、続いて前述したように洗浄プロセスが行われる。メタライゼーションおよび平坦化は、図9で前述したように行われる。この実施例では、フォトレジスト80および反射防止被覆材料は、低誘電率レベル間誘電体材料のプラズマ・エッチングの際に、所望に除去されることに留意することは重要である。

【0042】本発明を、特定の好適な実施例に基づいて説明したが、前述した記載から、当業者であれば、多くの変形、変更が可能なことは明らかである。したがって、本発明は、本発明の範囲および趣旨の範囲内のいかなる変形、変更をも含むものである。

【0043】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) 半導体材料上の低誘電率層を、半導体材料の処理の際に保護する方法であって、半導体材料となる基板と、前記基板上に任意のエッチング停止層とを設ける工程と、前記半導体材料上に、バルク低誘電率材料を付着する工程と、前記バルク低誘電率材料上に、低誘電率材料となる第1のハードマスク層を付着する工程と、前記第1のハードマスク層上に設けられる犠牲的な第2のハードマスク層を付着する工程と、前記半導体材料、前記ハードマスク層、および前記バルク低誘電率材料を連続処理する工程と、前記第2のハードマスク層を除去し、前記バルク低誘電率材料上の前記第1のハードマスク層を永久に残す工程とを含み、前記第1のハードマスク層の材料が、前記バルク低誘電率材料を保護して、連続処理の際にその誘電率の変化を実質的に防ぐようとする、方法。

(2) 第1のハードマスク層を付着する工程は、約2.5~8.0の誘電率を有する低誘電率材料を付着する工程を含む、上記(1)に記載の方法。

(3) 前記第1および第2のハードマスク層を付着する工程は、シリコンナイトライド、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトリシケート、ホスホシリケート、有機シロキサンボリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シリセスキオキサンガラス、スピノンガラス、またはフッ素化シリケートガラスを付着する工程を含む、上記(2)に記載の方法。

(4) 第1のハードマスク層を付着する工程は、約10~200 nmの厚さを有する第1のハードマスク層を付着する工程を含む、上記(1)に記載の方法。

(5) 犠牲的な第2のハードマスク層上に犠牲的な第3のハードマスク層を付着する工程をさらに含み、前記第3のハードマスク層は、連続処理の際に除去される、上記(1)に記載の方法。

(6) 相互接続構造を作製する前記連続処理の工程は、ハードマスク層内およびバルク低誘電率材料内に、開口を形成する工程と、このような開口を金属で充填する工程とを含み、前記基板から前記第1のハードマスク層上の領域への導電接続部を作製する、上記(1)に記載の方法。

(7) 前記相互接続構造内の過剰の金属を除去するための化学機械研磨工程をさらに含み、前記バルク低誘電率材料を、前記第1のハードマスク層によって、誘電率の不所望な増大、漏洩の不所望な増大、およびスクラッチングによる歩留まりの減少から保護する、上記(6)に記載の方法。

(8) 前記第1および第2のハードマスク層を付着する工程は、1種類の前駆物質材料を用い、異なる誘電率を有する2つの膜を与えるために、付着条件を変える单一の付着工程を含む、上記(1)に記載の方法。

(9) 前記半導体材料の連続処理工程の際、前記バルク低誘電率材料は、露出されない、上記(1)に記載の方法。

(10) 前記バルク低誘電率材料内に、前記バルク低誘電率材料を、下部と上部とに分離する埋込みエッチング停止層を設ける工程をさらに含む、上記(1)に記載の方法。

(11) 前記バルク低誘電率材料内に、埋込みエッチング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、上記(10)に記載の方法。

(12) 相互接続構造を形成する方法であって、半導体基板を設ける工程と、前記半導体基板上に、バルク誘電体材料を付着する工程と、前記バルク誘電体材料の誘電率にほぼ同じ誘電率を有する第1のハードマスク層を付着する工程と、前記第1のハードマスク層上に、第2のハードマスク層を付着する工程と、前記第2のハードマ

スク層上に、第3のハードマスク層を付着する工程と、前記ハードマスク層および前記バルク誘電体材料を経る1つ以上のバイアをエッティングする工程と、前記バイアに導電材料を付着する工程と、過剰の前記導電材料を、前記第3および第2のハードマスク層が同時に除去される化学機械平坦化によって除去する工程と、第1のハードマスク層を残す工程とを含む、方法。

(13) 前記半導体基板と前記バルク誘電体材料との間にエッティング停止層を設ける工程をさらに含み、1つ以上のバイアをエッティングする際、前記エッティング停止層をエッティング除去する工程と、前記バイアに導電材料を付着する前に、前記バイアを洗浄する工程と含む、上記(12)に記載の方法。

(14) 前記バルク誘電体材料内に埋込エッティング停止層を設ける工程をさらに含み、これにより、前記バルク誘電体材料を、下部と上部とに分離する、上記(12)に記載の方法。

(15) 前記バルク低誘電率材料内に埋込エッティング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、上記(14)に記載の方法。

(16) 前記バルク誘電率材料内に埋込エッティング停止層を設ける工程は、前記バルク誘電体材料を、下部と上部とに分離する工程を含み、前記上部は、前記下部よりも厚く、1つ以上のバイアをエッティングする前記工程は、前記バルク誘電体材料の上部内の1つ以上のバイアを、前記埋込エッティング停止層までエッティングする工程と、前記埋込エッティング停止層の一部を除去する工程と、前記バルク誘電体材料の下部をエッティングする工程とを含む、上記(14)に記載の方法。

(17) 前記バイアに導電材料を付着する前記工程の前に、前記バイアに拡散バリア材料を付着する工程をさらに含む、上記(12)に記載の方法。

(18) 前記第1、第2、および第3のハードマスク層を付着する前記工程は、前記ハードマスク層の誘電率を変えるために、付着条件を変えながら、1種類の前駆物質を用いるような单一の付着工程で行う、上記(12)に記載の方法。

(19) 前記ハードマスク層を経て、前記バルク誘電体材料まで、1つ以上のラインをエッティングする工程をさらに含む、上記(12)に記載の方法。

(20) バルク誘電体材料が、誘電率の不所望な変化から保護される中間半導体デバイスであって、基板と、前記基板上に設けられたバルク誘電体材料と、前記バルク誘電体材料上に設けられ、前記バルク誘電体とほぼ同じ誘電率を有する第1のハードマスク層と、前記中間半導体デバイス内に相互接続構造を形成する際に除去されるようにした第2のハードマスク層とを備えた、中間半導体デバイス。

(21) 前記第2のハードマスク層上に設けられた第3

のハードマスク層をさらに備え、前記第3のハードマスク層が、前記中間半導体デバイス内に相互接続構造を形成する際に除去されるようにした、上記(20)に記載の中間半導体デバイス。

(22) 前記基板と前記バルク誘電体材料との間に設けられたエッティング停止層をさらに備えた、上記(20)に記載の中間半導体デバイス。

(23) 前記バルク誘電体材料を上部と下部とに分離する埋込エッティング停止層をさらに備え、前記埋込エッティング停止層が、前記バルク誘電体材料の連続エッティングの際に、均一な深さを与えるようにした、上記(20)に記載の中間半導体デバイス。

(24) 相互接続構造を有する半導体基板であって、基板と、前記基板上に設けられたバルク誘電体材料と、前記バルク誘電体材料を、連続処理の際の前記バルク誘電体材料の誘電率の不所望な変化から保護するために、前記バルク誘電体材料とほぼ同じ誘電率を有する材料よりも厚く、1つ以上のバイアをエッティングする前記工程は、前記バルク誘電体材料の上部内の1つ以上のバイアを、前記埋込エッティング停止層までエッティングする工程と、前記埋込エッティング停止層の一部を除去する工程と、前記バルク誘電体材料の下部をエッティングする工程とを含む、上記(14)に記載の方法。

(25) 前記ハードマスク層は、約2.5～約8.0の誘電率を有する、上記(24)に記載の半導体基板。

(26) 前記ハードマスク層は、シリコンナイトライド、アモルファス水素化シリコンカーバイド、シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトリシリケート、ホスホシリケートガラス、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シリセスキオキサンガラス、スピノンガラス、またはフッ素化シリケートガラスを含む、上記(24)に記載の半導体基板。

(27) 前記ハードマスク層は、約10～200nmの厚さを有する、上記(24)に記載の半導体基板。

(28) 第2のハードマスク層が、前記第1のハードマスク層上に付着され、前記第2のハードマスク層が、相互接続構造の形成の際に除去され、前記デバイス内に前記第1のハードマスク層を永久に残す、上記(24)に記載の半導体基板。

(29) 第2および第3のハードマスク層が、前記第1のハードマスク層上に付着され、前記第2および第3のハードマスク層は、前記相互接続構造の形成の際に除去され、前記デバイス内に前記第1のハードマスク層を永久に残す、上記(28)に記載の半導体基板。

(30) 前記相互接続構造は、前記基板から前記第1のハードマスク層上の領域まで導電接続部を作製するため、前記ハードマスク層内および前記バルク低誘電率材料内に、金属で充填された開口を有する、上記(28)

に記載の半導体基板。

【図面の簡単な説明】

【図1】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図2】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図3】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図4】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図5】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図6】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図7】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図8】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図9】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図10】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図11】本発明の第2の好適な実施例に従って、3層ハードマスクおよび埋込エッチング停止層を有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図12】本発明の第2の好適な実施例に従って、3層ハードマスクおよび埋込エッチング停止層を有するデュアルダマシン構造を用いて相互接続構造を形成する方法

を説明する半導体デバイスの断面図である。

【図13】本発明の第3の好適な実施例に従って、2層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図14】本発明の第4の好適な実施例に従って、2層ハードマスクおよび埋込エッティング停止層を有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図15】本発明の第5の好適な実施例に従って、3層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図16】本発明の第5の好適な実施例に従って、3層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図17】本発明の第6の好適な実施例に従って、2層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図18】本発明の第7の好適な実施例に従って、2層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図19】本発明の第7の好適な実施例に従って、2層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図20】本発明の第7の好適な実施例に従って、2層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【符号の説明】

10 基板

20 エッティング停止層

30 パルク低誘電率ILD

32, 36 ILD

34 埋込みエッティング停止層

40 40 第1のハードマスク層

50 第2のハードマスク層

60 第3のハードマスク層

70, 100 反射防止膜層(ARC)

80, 110 フォトレジスト層

90, 120, 200, 210 イメージ


125 バイア

130 金属


135 ライナ

150 キャップ層


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】




【図12】




【図16】




【図13】




【図14】




【図15】




【図17】




【図18】



【図19】



【図20】



## フロントページの続き

(72)発明者 ティモシー・ジェイ・ダルトン  
アメリカ合衆国 06877 コネチカット州  
リッジフィールド サラ ビショップ  
ロード 72  
(72)発明者 クリストファー・ブイ・ジャーネス  
アメリカ合衆国 07458 ニュージャージ  
ー州 アッパー サドル リヴァー サン  
ライズ レーン 7  
(72)発明者 ジョイス・シー・リュー  
アメリカ合衆国 12533 ニューヨーク州  
ホーブウェル ジャンクション チェル  
シー コブ ディーアール サウス 1007

(72)発明者 サンバス・ブルショサマン  
アメリカ合衆国 10598 ニューヨーク州  
ヨークタウン ハイツ ラヴォワ コー  
ト 2075  
F ターム(参考) 4M104 AA01 DD08 DD15 DD16 DD17  
DD19 DD20 EE12 EE20 HH05  
HH20  
SF033 HH08 HH11 HH14 HH18 HH19  
HH21 HH32 HH33 JJ01 JJ08  
JJ11 JJ14 JJ18 JJ19 JJ21  
JJ32 JJ33 KK01 MM02 MM12  
MM13 NN06 NN07 QQ02 QQ09  
QQ10 QQ12 QQ25 QQ28 QQ34  
QQ37 RR01 RR04 RR06 RR11  
RR23 RR25 RR26 SS15 TT04  
WW02 WW09 XX24 XX28 XX34  
SF058 BD02 BD04 BD07 BD10 BF25  
BH12